芯片缩微遇瓶颈，天花板已现？

半导体产业正在面临一项挑战，即每两年微缩芯片尺寸的周期已然结束（亦即“摩尔定律”），我们正在跨入一个情势高度不明的阶段。业界目前面临的几项关键挑战都显示，芯片微缩的路程愈来愈艰困了。

1. 晶圆代工厂量产32/28nm晶圆的周期延长到了三年左右。2009年，45/40nm晶圆占代工厂营收比重仅10%；而2012年第四季，32/28nm占代工厂营收比重也是10%。

2. 在32nm量产2年多以后，22nm的FinFET才宣布将迈入量产。FinFET是一项极具挑战性的技术。英特尔在这方面的研究相当卓越，但仍需克服许多挑战，才能支持新一代SoC所需的多阈值电压和多VDD位准。

3. 与28nm工艺相比，下一代20nm平面CMOS将面临更多的容限控制挑战。这可能带来重大影响──20nm的每栅极成本将高于28nm。

每栅极成本

由于每栅极成本很可能会升高，因此，在迈向下一代工艺时要做的工作实际上还有很多，这会进一步延长设计完成的时间。另外，14nm世代的每栅极成本也可能比28nm来得高。

4. 20nm以后的下一步是什么？半导体产业正致力于开发14nm FinFET。确实，14nmm终将到来，但在制造上会面临更多挑战，包括阶梯覆盖(step coverage)、FIN尺寸的控制、在多个层上使用双重曝光(double patterning)，甚至需要使用四重曝光等。

此外，显然，超紫外光(EUV)微影技术无法赶上2014~2015年的时限，所以业界仍得继续使用193nm工具。

而最近检视28nm生产线的问题也显示，许多技术正在逼近极限。

另一个关键问题是FinFET能否实现芯片上的多VDD位准和多阈值电压。

业界要做的工作很多，必须开发新的组件库、IP必须过渡到FinFET架构、必须测试芯片的运作，还要确保能够量产。在14nm世代，复杂的芯片将花费2亿~5亿美元的设计成本，即使是返工也必须花费2,000万~5,000万美元，更别提设计失败的成本了。

更重要的是，看来在2016或2017年之前都不会有除英特尔以外的公司量产14nm FinFET。因为要量产，就必须确保能达到比前几代技术更低的功耗，以及更低的每栅极成本。

而在14nm以后，还会面临全新的挑战(EUV、450mm、碳纳米管等)。半导体产业必须意识到，挑战越来越艰巨，而且朝更小尺寸缩微的时间也会不断延长。

这代表整个供应链，包括模具供货商、光罩厂商、代工厂、IC设计公司和电子产品制造商，都必须进行调整。

苹果(Apple)就已做出了相应的调整，单从硬件角度来看，新一代iPad最主要的变化就只是更高分辨率的显示器罢了。

对晶圆供货商来说，若他们不做出相应调整，那么每月10,000片晶圆就须高达10亿美元的成本，是非常惊人的。

本文作者Handel Jones是市场调查暨顾问公司International Business Strategies Inc.的创办人兼CEO。