基于FPGA的高性能DAC芯片测试与研究(2)

来源：维库　作者：秩名　责任编辑：admin　发表时间:2018-11-02 11:25　

核心提示：数据分析和计算过程主要通过Matlab 软件实现。DAC 芯片输入全零和全一信号，可计算出失调误差和增益误差；使用阶梯波信号测试INL 和DNL 时，为了测试精确度，将12位输入数据分成高中低各四个位进行测试。DAC 的动态

数据分析和计算过程主要通过Matlab 软件实现。DAC 芯片输入全零和全一信号，可计算出失调误差和增益误差；使用阶梯波信号测试INL 和DNL 时，为了测试精确度，将12位输入数据分成高中低各四个位进行测试。DAC 的动态特性参数测试采用快速傅里叶变换的方法，将Signal tap II 工具取出数据经过FFT 和其他运算，得到SNR、SINAD、ENOB、THD 和SFDR 等动态特性参数，它们可以全面地反映DAC 的动态特性，这里精确到14 阶谐波。

3、测试结果

Test 信号测试：DAC输入全一状态的输出电压为760 mV,输入全零状态的输出电压为276 uV，经过Matlab 计算，失调误差是0.036%，增益误差是3.63%。

Ladder 信号测试：在计算INL 和DNL 时，DAC 输入高中低各四个位的测试原理相同，以中四位为例来介绍。n=12，i 从24～28 位变化，用1LSB 来表示，测定输出的15 次（Step）阶梯波，转换成电压值，部分数据如表1 所示，每列数据分别表示阶数、测试最小值、测试最大值、测试平均值、理想数值以及考虑小电流影响后最终电压值。使用Matlab 软件分析数据后得到INL 和DNL 曲线如图2 和图3 所示。

Sin 信号测试：输入正弦波频率25 kHz，AD 采样率为100 MHz/s，输出数字信号经过Matlab 分析计算后，测得SNR是58 dB,SINAD 是57.75 dB,SFDR 是62.84 dB,THD 是58.62 dB,ENOB 是9.3 位。时域波形和FFT 变换后14 阶谐波的频谱如图4 和图5 所示。

4、结语

以12 位、250 Ms/s DAC 芯片为例，在FPGA 的基础上使用回路测试法，测试了其静态特性参数和动态特性参数。实验结果表明，可以有效地测试DAC 芯片的静态特性参数和动态特性参数。同时可以测试不同分辨率和采样速度的DAC 芯片，测试结果比普通模拟测试仪器的精度高，测试系统比专用DAC 自动测试设备成本低。

(责任编辑：admin)

“扫一扫”关注融合网微信号

免责声明：我方仅为合法的第三方企业注册用户所发布的内容提供存储空间，融合网不对其发布的内容提供任何形式的保证：不保证内容满足您的要求，不保证融合网的服务不会中断。因网络状况、通讯线路、第三方网站或管理部门的要求等任何原因而导致您不能正常使用融合网，融合网不承担任何法律责任。

第三方企业注册用户在融合网发布的内容（包含但不限于融合网目前各产品功能里的内容）仅表明其第三方企业注册用户的立场和观点，并不代表融合网的立场或观点。相关各方及作者发布此信息的目的在于传播、分享更多信息，并不代表本网站的观点和立场，更与本站立场无关。相关各方及作者在我方平台上发表、发布的所有资料、言论等仅代表其作者个人观点，与本网站立场无关，不对您构成任何投资、交易等方面的建议。用户应基于自己的独立判断，自行决定并承担相应风险。

根据相关协议内容，第三方企业注册用户已知悉自身作为内容的发布者，需自行对所发表内容（如，字体、图片、文章内容等）负责，因所发表内容（如，字体、图片、文章内容等）等所引发的一切纠纷均由该内容的发布者（即，第三方企业注册用户）承担全部法律及连带责任。融合网不承担任何法律及连带责任。

第三方企业注册用户在融合网相关栏目上所发布的涉嫌侵犯他人知识产权或其他合法权益的内容（如，字体、图片、文章内容等），经相关版权方、权利方等提供初步证据，融合网有权先行予以删除，并保留移交司法机关查处的权利。参照相应司法机关的查处结果，融合网对于第三方企业用户所发布内容的处置具有最终决定权。

个人或单位如认为第三方企业注册用户在融合网上发布的内容（如，字体、图片、文章内容等）存在侵犯自身合法权益的，应准备好具有法律效应的证明材料，及时与融合网取得联系，以便融合网及时协调第三方企业注册用户并迅速做出相应处理工作。

融合网联系方式：（一）、电话：（010）57722280；（二）、电子邮箱：2029555353@qq.com dwrh@dwrh.net

对免责声明的解释、修改及更新权均属于融合网所有。