PCI总线接口芯片PCI 9052及其应用(2)

（15）PCI9052兼容PCI V2.1协议延时读的4种模式，即PCI读和写刷新模式、PCI读无刷新模式、PCI读无写模式和PCI写模式。

（16）带有一个可编程PCI读写重试延迟计时器，可以为PCI总线产生一个重试信号。

（17）带有ISA逻辑接口模式，支持PCI总线到ISA总线的单周期存储器（8位或16位）读写和I/O访问。

（18）支持PCI目标锁定机制，PCI主控设备可以通过锁定信号独占对PCI9052的访问。

（19）PCI总线传输速率达132MB/s。

◇ 结构组成

◇ 器件功能

PCI9052作为总线目标接口芯片，可为非PCI设备与PCI总线提供数据通道，PCI9052的主要功能如下：

（1）初始化

上电时，PCI9052的内部寄存器将由PCI总线的RST信号复位成默认值，并在局部总线上输出LRESET信号，以检验串行EEPROM，如果安装了串行EEPROM且第一个16位字不全为1，则PCI9052用串行EEPROM中的值来配置片内寄存器，否则使用缺省值。

（2）复位

当PCI总线输入复位信号时，PCI总线全部输出呈高阻态，此时PCI9052整体复位并输出LRESET信号，PCI总线上的主控设备也可以通过软件设置杂项控制寄存器（CNTRL：50h）的第30位为1，来使PCI9052复位并输出LRESET信号，此时PCI和局部配置寄存器的值不变， PCI9052将一直保持复位状态，而且此时主设备只能访问配置寄存器，而不能访问局部总线。当CNTRL[30]=0时，系统将清除PCI9052的复位状态。

（3）串行EEPROM

复位后，PCI9052将检查串行EEPROM是否存在，一个有效的低电平START位表示串行EEPROM存在，START位为1表示串行 EEPROM不存在，串行EEPROM的第一个字如不全为“1”，PCI9052便可用它进行配置，而如果串行EEPROM不存在或为空，PCI9052 则采用缺省值配置，PCI9052总线上的主机可以对串行EEPROM进行读写，杂项控制寄存器（CNTRL：50h）的[29：24]位控制着 PCI9052对串行EEPROM的位进行读写，将杂项控制寄存器位CNTRL[29]置1可以用串行EEPROM重新配置PCI9052。

（4）内部寄存器访问

PCI9052的内部寄存器为总线接口的设计与实现提供了最大的灵活性，这些寄存器可以分为两类：PCI配置寄存器和局部配置寄存器，两类都可以通过PCI总线或串行EEPROM来配置。

（5）直接数据传输模式

PCI总线上的主设备能直接访问局部总线上的从设备。PCI9052内部的配置寄存器可译码和映射这些要访问的局部地址空间，读写先入先出寄存器可支持PCI和局部总线之间的高性能突发传输方式。

（6）PCI中断（INTA）

通过局部中断输入（LINTil和LINTi2）或软件中断（CNTRL寄存器30位）可以产生一个PCI中断（INTA）通过PCI9052中断控制/状态寄存器可以禁止或使能某种中断，PCI9052中断控制/状态寄存器同时可提供各个中断的状态指示。

（7）局部中断（LINTi[2：1]）

PCI9052提供有2个局部中断输入（LINTi[2：1]，通过寄存器INT[2：1]），通过寄存器INTCSR；4Ch可将局部中断设置成沿触发或电平触发方式，局部中断能产生PCI中断。

（8）系统出错

如果PCI命令寄存器中的使能奇偶校验位，检测到一个地址奇偶校验出错时，PCI9052将产生一个SERR信号。(责任编辑：admin)