一种电子系统认证芯片的电源规划

来源：互联网　作者：佚名　责任编辑：admin　发表时间:2011-11-07 14:18　

核心提示：经过后续物理设计后，在满足时序收敛的前提下，最终详细布线后电源网络VDD功耗分析的，可看出，电源规划的设计很好地改善芯片内部的IR Drop，最终芯片内部不存在IR Drop的违规，满足了功耗要求。

为了防止所研发的电子产品被非法克隆，一种有效的方法是采用硬加密技术对电子产品进行保护。硬加密技术是指依赖特定的硬件实现系统保护，主机需要访问相应的硬件进行认证后才能正常工作，具有抗解密强度高，稳定性和兼容性好等优点。

本文所研究的电子系统认证芯片是基于硬加密技术采用专用集成电路(ASIC)设计的方法来实现的。由于ASIC上有特殊算法，PCB和一些硬件可能被复制，但是无法复制ASIC的加密数据，保密性更强。该芯片采用RSA加密算法，它是非对称密钥密码体制的代表，其安全性在于找到两个大素数p和q比较容易；但目前没有有效的方法从p和q的乘积N中分解出p和q。有专家建议，普通公司使用1 024位的密钥就可以保证资料的安全性，因此该系统认证芯片采用密钥为1 024位的RSA加密算法。

该电子系统认证芯片采用SMIC 0．18μm 6层金属工艺，在SoC Eneounter平台上进行物理设计。为了了解整个芯片的布线拥塞程度和功耗的大概情况，进行正式设计之前，对该芯片进行预设计；通过预设计的结果分析芯片的布线拥塞情况，并对布局布线后的功耗进行预估。在分析预设计的基础上，针对预设计中存在的问题对芯片进行详细的电源规划，为整个芯片设计出一个合理的供电网络，使最终的设计实现面积优化，并且满足功耗、时序等要求。

1 功耗预估

预设计采用75％的利用率，对该电子系统认证芯片进行了粗略的布图规划，仅设计了宽度为10 μm的电源环。为了使芯片功耗的分析结果更接近实际，对该芯片进行了布局、时钟树综合和详细布线等步骤。在时序收敛的前提下，进行功耗分析，工作电压VDD为1．8 V，得到芯片的总功耗为115．41 mW，包括开关功耗(Switehing Power)、内部功耗(Internal Power)和泄露功耗(Leakage Power)。但是芯片中存在IRDrop违规(即芯片中的电压降超过了5％VDD)，如图1所示，左上角的对话框中列出了存在IR Drop违规的地方，具体位置在版图中的深色区域。一般情况下，5％的电压降会增大10％～15％的线延迟，会产生时序违规，使芯片处于不正常的工作状态，因此，需要在后续设计中进行详细的电源规划。

采用75％的利用率进行详细布线后发现，版图中的布线拥塞情况并不严重，Meta15和Meta16的布线资源均比较宽裕。一些研究表明，芯片成本与芯片面积的4次方成正比。为了降低成本，应尽可能减小芯片面积。经过反复尝试之后，确定芯片的利用率为80％，芯片内核(Core)面积约为2．474 mm2，总面积约为3．5 mm2，比预设计时减小了约0．12 mm2。

2 电源规划

在该电子系统认证芯片的预设计阶段，存在IRDrop的违规，因此必须通过电源规划来设计芯片的供电网络，以消除IR Drop违规。电源规划的总体步骤包括全局电源网络的连接、电源／地Pad规划、电源环的设计和电源条的设计。

2．1 连接全局电源

全局电源网络的连接是指把相应的端口和网络连接到合适的电源和接地网络上，从而使整个芯片供电网络的设计以及后续的步骤可以顺利完成。可以通过选择“Floorplan”菜单列表中的“Connect Global Net”选项进行连接，也可以通过在终端中输入命令“global-NetCon-nect”进行连接。

2．2 电源／地Pad规划

2．2．1 确定供电Pad的数量

根据功耗分析所得芯片内核正常工作的功耗值，根据式(1)可以计算出所需给内核供电的电源／地Pad的最小数量m。

式中：PAVG为芯片内核正常工作时的平均功耗；VPAD和IPAD分别是为内核供电的I／O Pad正常条件下供电电压和所能提供的最大电流，这里的VPAD即为芯片内核的工作电压VDD；k为调整因子，根据芯片的实际情况，最小取1～2，最大可取5～10。

在SMIC的0．18μm I／O单元说明文档中，给出了电源／地单元结构中的最小金属宽度。PLVDD*和PLVSS*系列的最小金属宽度为70 μm。根据所给出的最小金属宽度，可以计算出相应的I／O Pad可以提供多少电流，如式(2)所示：

式中：Cd是由工艺决定的电流密度上限。一般情况下，Metall到Meta15均为1．0 mA／μm，在铜工艺情况下，顶层金属Meta16在110℃为1．6 mA／μm。因此可得设计中所应用的I／O单元可以提供70 mA的电流。

以75％的利用率中预跑后端设计的结果可得，芯片功耗为115．41mW，工作电压为1．8V，代入式(1)可得，该电子系统认证芯片所需的内核供电Pad的数量为1对，给I／O单元供电的Pad数量也为1对，并且将两者的地Pad短接，以使整个I／O单元的电源环有更好的ESD保护性能。

2．2．2 供电Pad位置的确定

供电Pad在芯片中可以起到很好的隔离干扰和降低噪声的作用，在供电Pad的摆放上，可以考虑以下因素：

(1)将电源／地Pad放置在同时跳变的信号Pad中进行隔离，防止信号相互干扰；

(2)最好能在时钟信号Pad的两端用地Pad隔离，从而屏蔽信号跳变对时钟信号的干扰；

(3)为了保证整个芯片内核电源网络的供电均匀，减少电压降和电迁移，将电源／地Pad均匀分布在芯片的四周；

(4)由于复位信号Pad容易受噪声影响，可以利用电源／地Pad来减低噪声；

(5)Pad的排布还需要考虑最终芯片的封装，其排列要便于封装时引线，尽量避免封装时产生焊接线交叉，并要符合封装的设计规则(如最小Pad间距、最大的拐角和最大的金线长度等)。(责任编辑：admin)

“扫一扫”关注融合网微信号

免责声明：我方仅为合法的第三方企业注册用户所发布的内容提供存储空间，融合网不对其发布的内容提供任何形式的保证：不保证内容满足您的要求，不保证融合网的服务不会中断。因网络状况、通讯线路、第三方网站或管理部门的要求等任何原因而导致您不能正常使用融合网，融合网不承担任何法律责任。

第三方企业注册用户在融合网发布的内容（包含但不限于融合网目前各产品功能里的内容）仅表明其第三方企业注册用户的立场和观点，并不代表融合网的立场或观点。相关各方及作者发布此信息的目的在于传播、分享更多信息，并不代表本网站的观点和立场，更与本站立场无关。相关各方及作者在我方平台上发表、发布的所有资料、言论等仅代表其作者个人观点，与本网站立场无关，不对您构成任何投资、交易等方面的建议。用户应基于自己的独立判断，自行决定并承担相应风险。

根据相关协议内容，第三方企业注册用户已知悉自身作为内容的发布者，需自行对所发表内容（如，字体、图片、文章内容等）负责，因所发表内容（如，字体、图片、文章内容等）等所引发的一切纠纷均由该内容的发布者（即，第三方企业注册用户）承担全部法律及连带责任。融合网不承担任何法律及连带责任。

第三方企业注册用户在融合网相关栏目上所发布的涉嫌侵犯他人知识产权或其他合法权益的内容（如，字体、图片、文章内容等），经相关版权方、权利方等提供初步证据，融合网有权先行予以删除，并保留移交司法机关查处的权利。参照相应司法机关的查处结果，融合网对于第三方企业用户所发布内容的处置具有最终决定权。

个人或单位如认为第三方企业注册用户在融合网上发布的内容（如，字体、图片、文章内容等）存在侵犯自身合法权益的，应准备好具有法律效应的证明材料，及时与融合网取得联系，以便融合网及时协调第三方企业注册用户并迅速做出相应处理工作。

融合网联系方式：（一）、电话：（010）57722280；（二）、电子邮箱：2029555353@qq.com dwrh@dwrh.net

对免责声明的解释、修改及更新权均属于融合网所有。