您现在的位置:融合网首页 > 芯片 > 技术 >

莱迪思新的混合信号设计软件简化了平台管理设计

来源:融合网|DWRH.net 作者:知世 责任编辑:admin 发表时间:2011-07-26 11:11 
核心提示:莱迪思半导体公司(NASDAQ:LSCC)22日宣布推出PAC - Designer?混合信号设计软件6.1版本,更新支持莱迪思的Platform Manager=、Power Manager II 和 ispClock=器件。

融合网|DWRH.net  莱迪思半导体公司(NASDAQ:LSCC)22日宣布推出PAC - Designer?混合信号设计软件6.1版本,更新支持莱迪思的Platform Manager=、Power Manager II 和 ispClock=器件。现在用Platform Manager器件进行设计的用户将能够访问今天宣布的Lattice Diamond? 1.3软件设计环境。PAC – Designer 6.1和Diamond 1.3设计软件工具的整合将使Platform Manager产品成为实现更先进的数字设计的选择。一个自动化的模拟环境是设计软件整合的主要优势,而以前Platform Manager设计人员没有这样的环境。

莱迪思器件和解决方案的营销总监Shakeel Peera说道,“有了PAC – Designer 6.1和Lattice Diamond 1.3软件的整合,我们的用户将能够以更高的效率设计和模拟Platform Manager器件,同时仍然能够方便地使用广泛认可的PAC - Designer软件。 “

新的自动模拟功能

无论是通过Platform Manager的内部CPLD控制测试关键的模拟I / O引脚的功能,或是在Platform Manager的FPGA控制部分内,检查用Verilog或VHDL编写的增强数字控制功能的整合,PAC-Designer 6.1软件无缝地与Diamond 1.3设计工具相集成,以编译整个设计,构建必要的激励模板文件,然后在Aldec公司的Active - HDL模拟器内自动生成初始时序波形。在PAC - Designer 6.1软件中对先前复杂的手工设计流程进行了优化和自动化处理,生成所有必要的设计文件,只需点击鼠标就能提供初始时序流程图。

全面的模拟和数字设计支持

PAC-Designer 6.1软件为模拟工程师提供了一个基于GUI的设计方法,它使用直观的对话框配置Platform Manager的模拟部分; LogiBuilder设计方法将电源管理功能集成至芯片中的CPLD; LogiBuilder或Lattice Diamond Verilog/ VHDL设计方法集成数字电路板的管理功能至Platform Manager器件的FPGA部分。

PAC- Designer 6.1软件包括4个专门针对Platform Manager开发套件的参考设计,包括故障记录和监测,增强的闭环微调,长延时定时器和ADC电压测量。在莱迪思的网站上提供与Platform Manager器件相配的11个参考设计http://www.latticesemi.com/products/powermanager/platformmanager/ ,还包括PWM风扇控制、连接I2C Slave至 SPI Master和一个BSCAN1多个扫描端口寻址缓冲区。可直接从PAC- Designer 6.1软件中找到31个额外的设计例子,提供指令和针对Power Manager II和ispClock器件的解决方案。

第三方设计工具支持

整合的PAC – Designer 6.1和Lattice Diamond 1.3软件包括适用于Windows的Synopsys公司的Synplify Pro高级 FPGA综合。还包括适用于Windows 的Aldec公司的Active - HDL莱迪思版II模拟器。

除了提供Synplify Pro和Active - HDL的OEM版本的工具,Synopsys公司的 Synplify Pro和Aldec公司的Active - HDL的完整版本也支持莱迪思器件。 Mentor Graphics公司的ModelSim SE和Precision RTL综合也支持莱迪思器件。  

关于Platform Manager系列

电子产品杂志2010年命名的 “年度产品” 包括两款器件,LPTM10 - 1247和LPTM10 - 12107。LPTM10 – 1247器件可以监控12个电压幅度,并支持47个数字输入和数字输出,而LPTM10 – 12107可以监控多达12个电压幅度,并支持107个数字输入和数字输出。从功能上看,这些器件包括电源管理部分和数字电路板管理部分。电源管理部分包括可编程的阈值、精度为0.7%的精确差分输入比较块、48个宏单元CPLD、可编程的硬件定时器、一个10位模拟数字转换器和一个用于电源的微调和裕度微调块。数字电路板管理部分包括一个640 LUT的FPGA和可编程逻辑接口I/O。

定价和供货情况

PAC- Designer 6.1和Diamond 1.3软件可立即从莱迪思的网站上免费下载http://www.latticesemi.com/products/designsoftware/pacdesigner/index.cfm。下载并安装后, PAC- Designer6.1软件不需要许可证。Lattice Diamond 1.3软件可与Lattice Diamond的免费许可证或与Lattice Diamond订购许可证一起使用。向莱迪思网站申请后,会立即生成Lattice Diamond免费许可证,无需任何费用就可访问Platform Manager产品系列,以及许多其他流行的莱迪思器件,如MachXO2=和MachXO=PLD系列、LatticeXP2=FPGA系列和LatticeECP2=FPGA系列。Lattice Diamond的免费许可证使Synopsys公司的Synplify Pro用于莱迪思的综合以及Aldec公司的莱迪思版II混合语言模拟器。

关于莱迪思半导体公司

莱迪思半导体公司提供创新的FPGA、PLD、可编程电源管理和时钟管理解决方案。要了解更详细的信息,请访问www.latticesemi.com

(责任编辑:admin)
    • “扫一扫”关注融合网微信号

    免责声明:我方仅为合法的第三方企业注册用户所发布的内容提供存储空间,融合网不对其发布的内容提供任何形式的保证:不保证内容满足您的要求,不保证融合网的服务不会中断。因网络状况、通讯线路、第三方网站或管理部门的要求等任何原因而导致您不能正常使用融合网,融合网不承担任何法律责任。

    第三方企业注册用户在融合网发布的内容(包含但不限于融合网目前各产品功能里的内容)仅表明其第三方企业注册用户的立场和观点,并不代表融合网的立场或观点。相关各方及作者发布此信息的目的在于传播、分享更多信息,并不代表本网站的观点和立场,更与本站立场无关。相关各方及作者在我方平台上发表、发布的所有资料、言论等仅代表其作者个人观点,与本网站立场无关,不对您构成任何投资、交易等方面的建议。用户应基于自己的独立判断,自行决定并承担相应风险。

    根据相关协议内容,第三方企业注册用户已知悉自身作为内容的发布者,需自行对所发表内容(如,字体、图片、文章内容等)负责,因所发表内容(如,字体、图片、文章内容等)等所引发的一切纠纷均由该内容的发布者(即,第三方企业注册用户)承担全部法律及连带责任。融合网不承担任何法律及连带责任。

    第三方企业注册用户在融合网相关栏目上所发布的涉嫌侵犯他人知识产权或其他合法权益的内容(如,字体、图片、文章内容等),经相关版权方、权利方等提供初步证据,融合网有权先行予以删除,并保留移交司法机关查处的权利。参照相应司法机关的查处结果,融合网对于第三方企业用户所发布内容的处置具有最终决定权。

    个人或单位如认为第三方企业注册用户在融合网上发布的内容(如,字体、图片、文章内容等)存在侵犯自身合法权益的,应准备好具有法律效应的证明材料,及时与融合网取得联系,以便融合网及时协调第三方企业注册用户并迅速做出相应处理工作。

    融合网联系方式:(一)、电话:(010)57722280;(二)、电子邮箱:2029555353@qq.com dwrh@dwrh.net

    对免责声明的解释、修改及更新权均属于融合网所有。

    热门关键字

    关于我们 - 融合文化 - 媒体报道 - 在线咨询 - 网站地图 - TAG标签 - 联系我们
    Copyright © 2010-2020 融合网|DWRH.net 版权所有 联系邮箱:dwrh@dwrh.net 京公网安备 11011202002094号 京ICP备11014553号