用于视频和图像领域的高密度可编程FIFO存储器(2)

让我们看看存储器大小和带宽要求：

（i） 大小要求：

尽管这里没有涉及到时间处理，为了避免一个源的两帧被分开储存，这样当一帧正在写时，另一个帧可能要读回来。两帧图像的大小是（（1920 * 1080 * 16）/ 4）* 2 ~ = 63.3M位。

（ii）带宽要求：

由于读和写路径为复用的，所需带宽是读、写路径带宽之和。

写路径频率=（每个客户端频率）*（ 客户端数量）=（148.5/4 ）* 4 = 148.5MHz

读路径频率=输出帧分辨率频率= 148.5MHz。

实际的工作频率为（ （读频率+写频率） / 2 +其它开销），因为接口工作在双数据速率，并且还有一些其它开销，如DRAM存储器刷新周期、bank地址切换等等。假设为80%的效率，那么将在185MHz的频率运行。

（iii）内存接口大小和I / O需求：

当画面以16位4:2：2格式存储时，一个16位接口就足够了。根据计算，FPGA 的I/O总数的为46：

时钟引脚（2个用于差分时钟，1个用于时钟使能）= 3引脚

命令引脚（片选，RAS， CAS， WE）= 4引脚

地址引脚（14个地址线、3个 bank地址线）= 17引脚

数据线（X16接口）= 16引脚

数据选通及分离（4个引脚用于2微分DQS，2个用于分离数据）= 6引脚

高密度FIFO -离散的存储器：

现在让我们看看使用离散可编程高密度FIFO的实现方式和特性定义，这样DDR2 SDRAM存储器就可以由简单的数据存储便可以由简单的数据存储代替。

（i）多队列特点：

如果FIFO存储器定义为一个单一块的内存，那么写多个视频流是不可能的。因此，FIFO必须能够配置并分成多个队列。在上文的例子中，有四种不同的画面要写，并且四个帧必须同时从不同的队列同时。因此，我们的应用需要至少八个队列。

（ii）分离和重传：

有可能从一个标准的FIFO曾经读过的数据又从FIFO丢失了。FIFO指针可以重新编程，允许任何帧都可以根据需求多次读出。

图4显示了赛普拉斯CYFX072VXXX HD-FIFO的框图。

图5给出了使用赛普拉斯HDFIFO替代DDR2芯片的应用案例。

让我们再来看看存储器大小和带宽要求：

（i） 大小要求：

存储器大小和DDR2 SDRAM的相同，为两帧图像的大小（（1920 * 1080 * 16）/ 4）* 2 ~ = 63.3M位。

（ii）带宽要求：

由于读和写路径是分立的，读、写的工作频率可以不同。这相对于DDR2 SDRAM来说有很大的优势。

写路径频率=（每个客户端频率）*（ 客户端数量）=（148.5/4 ）* 4 = 148.5MHz

读路径频率=输出帧分辨率频率= 148.5MHz。

实际的工作频率对于读和写来说为单一的数据频率148.5MHz，这里没有额外的开销，如DRAM存储器刷新周期和bank地址切换。(责任编辑：admin)