自适应时钟技术在芯片设计与验证中的应用(2)

ARM公司最先在其嵌入式处理器的仿真器EmbeddedICE-RT中采用了自适应时钟技术。最近，TI公司也在其0MAP系列嵌入式处理器的仿真器Blackhawk JTAG Emulator中采用了自适应时钟技术。它们的自适应时钟都基于触发器-反相器法，如图2所示。在采样TCK_RET信号时，使用一个双边沿D触发器(D-type Flip-Flop，DFF)，这样可以避免最终产生的TCK时频率被降低一半。

触发器-反向器法自适应时钟技术仅对TCK信号进行同步，并没有对TCK_RET信号同步，因此TCK信号容易产生不定态输出，从而导致整个系统失效。此外，TCK信号的产生模式没法由仿真器控制，因而灵活性差，适用范围窄，并且在没有JTAG信号传输时TCK信号无法关断，这不仅增加了系统功耗，而且也增加了板级JTAG信号间的干扰。

笔者参与了国内一款高性能DSP芯片的研发工作，同时还负责该芯片的调试系统设计，基于自适应时钟的基本原理，提出了双向同步自适应时钟技术。该时钟技术具有如下优点：

(1)对TCK和TCK_RET分别进行同步，确保JTAG信号双向通信的可靠性和稳定性；

(2)TCK信号由硬件算法产生，可以根据应用需要灵活调整信号特征，从而解决了芯片设计中软／硬件协同验证的时序匹配问题；

(3)在没有JTAG通信的间隙能够主动关闭TCK信号，降低系统功耗，减小板级的信号干扰；

(4)由于仿真器时钟域和处理器时钟域之间的异步关系，产生TCK时钟信号时会引入抖动(Jitter)。该抖动对系统是有益的，它会对TCK信号引入扩频调节，从而降低电磁干扰(Electro Magnetic Interference，EMl)，提高系统的电磁兼容性(Electro Magnetic Compatibmty，EMC)。

双向同步自适应时钟技术

随着嵌入式处理器性能的增强，仿真器需要处理的在线调试功能也随之增强，因此仿真器本身也需要工作在比较高的时钟频率下，从而能够在有限的时间内处理足够多的调试信息。通常使用JTAG时钟信号TCK的频率相对比较低，在1～20 MHz之间，已经远远无法满足仿真器的工作需要。双向同步自适应时钟机制能够保证仿真器和处理器都工作在各自的高频时钟下，同时还能够实现可靠的JTAG信号传输。

原理

双向自适应时钟技术的原理如图3所示：

仿真器工作在JTAG clock时钟域，其频率为fJTAG；所有由仿真器发送给处理器内核的JTAG信号都由该时钟域的逻辑产生，并与TCK对齐，TCK的频率为fTCK。处理器内核工作在Core clock时钟域，其频率为fCore；JTAG clock，TCK和Core clock这三组时钟信号之间通常满足下述基本关系。