您现在的位置:融合网首页 > 芯片 > 技术 >

三星电子首次开发0.6mm厚度的8层芯片堆叠技术

来源:人民网-家电频道 作者:网络 责任编辑:融合网 发表时间:2011-01-28 11:26 阅读:
核心提示:近日,三星电子首次开发了0.6mm厚度的8层芯片堆叠技术并将此技术应用在了32GB NAND FLASH芯片堆叠上。并计划将其应用于移动产品上。

近日,三星电子首次开发了0.6mm厚度的8层芯片堆叠技术并将此技术应用在了32GB NAND FLASH芯片堆叠上。并计划将其应用于移动产品上。

此堆叠芯片是将750um厚度的12英寸晶圆背面磨到15um厚,堆叠起来,形成高容量封装的。原有NAND FLASH堆叠封装是将芯片的晶圆加工到60um厚度,堆叠形成1mm的。目前,将芯片晶圆厚度加工到30um以下,会导致芯片强度减弱,堆叠间隔太窄而无法保证良率,此技术克服了这个问题。运用此次开发的技术,形成1mm厚度的NAND FLASH芯片堆叠,可以制造两倍以上的大容量产品。三星电子利用此技术,将提高占世界50%以上市场的移动存储复合芯片产品领域的竞争力。

三星电子 Test & Package中心 Tae-Gyeong Chung 常务说:“0.6mm 8层堆叠芯片对比目前大容量堆叠芯片市场主力产品,不仅在厚度,在重量方面减少一半,搭载大容量存储芯片也是移动市场最合适的解决方案。 三星电子提供了已被业界认为是瓶颈的 1.0mm以下的堆叠方案,将帮助移动机制造企业为消费者设计更多样的产品”。

另外,据半导体市场调查机构 ISupply报道,世界存储卡市场2GB 容量以上的产品数将从2009年的3.1亿个增长到2012年的7.7亿个。

(责任编辑:融合网)

    相关新闻>>

      热门关键字

      芯片首页导航

      技术产品标准其他
      关于我们 - 融合文化 - 媒体报道 - 在线咨询 - 网站地图 - TAG标签 - 联系我们
      Copyright © 2010-2011 融合网|DWRH.net 版权所有 联系邮箱:dwrh@dwrh.net 京公网安备1101055274号 京ICP备11014553号
      网站性能监测支持: