基于CMMB系统LDPC译码器设计与实现(3)
这里分别用了108个深度为256、宽度为6bits的单口RAM作为R_Mem和Q_Mem。当进行变量节点运算时，VNU输入可从Q_Mem中读取，读数时，首地址为0，VNU输出写入R_Mem中，写顺序首地址为黑体数字，运算周期为256；当所有变量节点更新后，接着是校验节点的运算，同时可进行检验方程运算。此时，CNU输入从R_Mem中读取，读数的首地址为0，CNU输出写入Q_Mem中，写入顺序首地址为黑体数字，运算周期同样为256。如此交替，便可完成迭代过程。上述例子中，(1，5664)和(1783，1)的对应关系反映在存储单元上，正如表1中的第2列所示。
3、译码器的性能分析及FPGA实现
作者通过C语言模型和MATLAB模型对译码器进行了浮点和定点仿真。为了达到性能和面积的平衡，位宽的取值为6 bits，而译码器性能只比浮点模型损失了约0．15 dB。在AWGN信道和BPSK的调制解调方式下，当码率为1／2，信噪比SNR为1．6 dB时，误码率已经降至10-5以下。而在信噪比SNR为1．7 dB时，误码率已经降至10-7以下；当码率为3／4时，在信噪比SNR为3．0 dB时，误码率可以降至10-6以下。
本文按照上面所描述的硬件结构，采用XILINX的VirtexIV-XC4VLX80器件实现了CMMB标准中两种码率的LDPC译码，并且达到了和C定点模型同样的性能。在ISE开发工具上对其进行编译时，其具体的资源利用情况如表2所列。
从表2中可以看出，此结构不仅完全地复用了存储器资源，而且最大限度地复用了逻辑运算单元。正是因为两种码率可复用RAM资源，使memory消耗较少，从而剩下大量的RAM资源可以用作CMMB其余部分(如解交织模块)使用。LUT资源相对来说用得较多，这是由于并行结构造成的，它有36个VNU和9个CNU交替进行运算。
4、结束语
本文设计的部分并行结构的LDPC译码器能够兼容不同码率和不同校验矩阵行重的LDPC码。运用该译码结构在XILINX的VirtexIVC4VLX80器件上可实现CMMB标准中两种码率的LDPC译码。事实上，针对校验矩阵的特点，采用一种独特的存储器控制策略，可以最大限度地复用硬件资源，从而大大减少了译码器的资源消耗。
(责任编辑：admin)
- “扫一扫”关注融合网微信号
免责声明：我方仅为合法的第三方企业注册用户所发布的内容提供存储空间，融合网不对其发布的内容提供任何形式的保证：不保证内容满足您的要求，不保证融合网的服务不会中断。因网络状况、通讯线路、第三方网站或管理部门的要求等任何原因而导致您不能正常使用融合网，融合网不承担任何法律责任。
第三方企业注册用户在融合网发布的内容（包含但不限于融合网目前各产品功能里的内容）仅表明其第三方企业注册用户的立场和观点，并不代表融合网的立场或观点。相关各方及作者发布此信息的目的在于传播、分享更多信息，并不代表本网站的观点和立场，更与本站立场无关。相关各方及作者在我方平台上发表、发布的所有资料、言论等仅代表其作者个人观点，与本网站立场无关，不对您构成任何投资、交易等方面的建议。用户应基于自己的独立判断，自行决定并承担相应风险。
根据相关协议内容，第三方企业注册用户已知悉自身作为内容的发布者，需自行对所发表内容（如，字体、图片、文章内容等）负责，因所发表内容（如，字体、图片、文章内容等）等所引发的一切纠纷均由该内容的发布者（即，第三方企业注册用户）承担全部法律及连带责任。融合网不承担任何法律及连带责任。
第三方企业注册用户在融合网相关栏目上所发布的涉嫌侵犯他人知识产权或其他合法权益的内容（如，字体、图片、文章内容等），经相关版权方、权利方等提供初步证据，融合网有权先行予以删除，并保留移交司法机关查处的权利。参照相应司法机关的查处结果，融合网对于第三方企业用户所发布内容的处置具有最终决定权。
个人或单位如认为第三方企业注册用户在融合网上发布的内容（如，字体、图片、文章内容等）存在侵犯自身合法权益的，应准备好具有法律效应的证明材料，及时与融合网取得联系，以便融合网及时协调第三方企业注册用户并迅速做出相应处理工作。
融合网联系方式：（一）、电话：（010）57722280；（二）、电子邮箱：2029555353@qq.com dwrh@dwrh.net
对免责声明的解释、修改及更新权均属于融合网所有。
京公网安备 11011202002094号